單擊此處編輯母版標題樣式,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,*,*,*,6 .,,時序邏輯電路的分析與設(shè)計,6.1,時序邏輯電路的基本概念,6.2,同步 時序邏輯電路的分析,6.3,同步 時序邏輯電路的設(shè)計,6.4,異步 時序邏輯電路的分析,6.5,若干典型的時序邏輯集成電路,,6.6,時序邏輯可編程邏輯器件,1,,教學(xué)基本要求,2,、熟練掌握時序邏輯電路的分析方法,1,、熟練掌握時序邏輯電路的描述方式及其相互轉(zhuǎn)換3,、熟練掌握時序邏輯電路的設(shè)計方法,4,、熟練掌握典型時序邏輯電路,計數(shù)器、寄存器、移位寄存器的邏輯功能及其應(yīng)用,5,、正確理解時序可編程器件的原理及其應(yīng)用2,,6.1,時序邏輯電路的基本概念,6.1.1,時序邏輯電路的模型與分類,6.1.2,時序電路邏輯功能的表達,3,,,6.1.1,時序邏輯電路的模型與分類,,,,時序電路由,組合電路,和,存儲電路,兩部分組成，并形成反饋回路它是一種在任何時刻輸出不僅取決于該電路的輸入，而且還與電路過去輸入有關(guān)的邏輯電路時序電路具有以下兩個,特點：,,,1.,時序電路中的,存儲電路,（通常由觸發(fā)器組,,成），具有,記憶過去輸入信號,的能力。

2.,存儲電路的輸出反饋到,時序電路的,輸入端，同輸入信號共同決定,組合,電路的輸出4,,時序邏輯電路的模型,,*,電路由組合電路和存儲電路組成電路存在反饋結(jié)構(gòu)特征,:,,外部輸出（輸出）,內(nèi)部輸出（激勵）,內(nèi)部輸入（狀態(tài)）,外部輸入（輸入）,5,,,組合邏輯部分用來產(chǎn)生電路的,輸出,和,“激勵”,；存儲元件則用來記憶電路以前時刻的輸入情況，并用,“狀態(tài)”,表征時鐘信號,起同步作用狀態(tài)”,是同步時序電路的一個重要概念，它表示時序電路的過去屬性并且，常稱電路當(dāng)前狀態(tài)為,現(xiàn)態(tài),，用 或,,表示（右上標可?。瑢⒏淖兒蟮臓顟B(tài)稱為,次態(tài),，用,,或 表示由此可見，,同步時序電路的輸出不僅與當(dāng)時的輸入有關(guān)，而且與過去的輸入情況（即現(xiàn)態(tài)）有關(guān)組合電路和時序電路的主要區(qū)別,,,,,,區(qū)別項,組合電路,時序電路,電路特性,輸出僅與當(dāng)前輸入有關(guān),輸出與當(dāng)前輸入和現(xiàn)態(tài)有關(guān),電路結(jié)構(gòu),不含存儲元件,含存儲元件,函數(shù)描述,用輸出函數(shù)描述,用輸出函數(shù)和激勵函數(shù)描述,6,,輸出方程,:,,O,＝,f,1,(,I,，,S,),激勵方程,:,,E,＝,f,2,(,I,，,S,),狀態(tài)方程,:,,S,n+1,＝,f,3,(,E,，,S,n,),表達輸出信號與輸入信號、狀態(tài)變量的關(guān)系式,表達激勵信號與輸入信號、狀態(tài)變量的關(guān)系式,表達存儲電路從現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系式,激勵,輸出,狀態(tài),輸入,7,,,,時序電路可從不同的角度進行分類：,,,1.,若按電路中狀態(tài)改變的方式來分,，可分為：,,,同步時序電路：,有統(tǒng)一的時鐘脈沖，只有在時鐘脈沖作用下，時序電路的狀態(tài)才能發(fā)生改變，時鐘脈沖起著同步的作用。

即,存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源，它們的狀態(tài)在同一時刻更新,異步時序電路：,無統(tǒng)一的時鐘脈沖,或沒有時鐘脈沖,，任何輸入信號的變化都可能引起電路狀態(tài)的改變即電路的狀態(tài)更新不是同時發(fā)生的2.,若按時序電路中輸出變量和輸入變量之間的關(guān)系來分,，,可分為：,,,Mealy,（米利）型：,輸出是輸入與現(xiàn)態(tài)的函數(shù)Moore,（,穆,爾）型：,輸出僅與電路的現(xiàn)態(tài)有關(guān)Moore,型電路的特殊情況是無外部輸出，而此時，電路的狀態(tài)可看作是電路的輸出8,,米利型和穆爾型時序電路,電路的輸出是輸入變量,A,及觸發(fā)器輸出,Q,1,、,Q,0,,的函數(shù)，,,這類時序電路亦稱為米利型電路,米利型電路,9,,電路輸出僅僅取決于各觸發(fā)器的狀態(tài)，而不受電路當(dāng)時的輸入,,信號影響或沒有輸入變量，這類電路稱為穆爾型電路 穆爾型電路,,10,,,,,組合電路的邏輯功能可以用輸出方程（表達式）、真值表和波形圖來表達時序電路,的邏輯功能可以用,邏輯方程組、狀態(tài)表、狀態(tài)圖和時序圖,來表達邏輯方程組包括：,輸出方程組、激勵方程組、狀態(tài)方程組三組方程、狀態(tài)表和狀態(tài)圖之間可直接實現(xiàn)相互轉(zhuǎn)換且根據(jù)其中的任意一種表達方式，都可以畫出時序圖。

從理論上講，有了輸出方程組、激勵方程組和狀態(tài)方程組，,時序電路,的邏輯功能就可以被唯一地確定了但實際上僅從這三組方程還不易判斷其邏輯功能尤其是在設(shè)計時序電路時，往往很難根據(jù)給出的邏輯需求直接寫出這三組方程因此，還需要用能直觀反映電路狀態(tài)變化序列全過程的狀態(tài)表和狀態(tài)圖來幫助6.1.2,時序電路,功能的表達方法,11,,,,時序電路的輸入、輸出、現(xiàn)態(tài)以及次態(tài)之間的關(guān)系,可用狀態(tài)表和狀態(tài)圖來描述1.,狀態(tài)表（狀態(tài)轉(zhuǎn)移表）,,,是以表格的方式來描述同步時序電路的邏輯功能類似于組合電路中的真值表又可分為：,,,Mealy,型電路狀態(tài)表,,,Moore,型電路狀態(tài)表,,,,,12,,①,Mealy,型電路狀態(tài)表,,其格式如下：,,次態(tài),/,輸出,,,,,輸入,x,,,,y,,,,,,,,次態(tài),/,輸出,,,X=0,X=1,A,D/0,C/1,B,B/1,A/0,C,B/1,D/0,D,A/0,B/1,現(xiàn)態(tài),,,,現(xiàn)態(tài),y,,,某電路的狀態(tài)表,13,,,,,表格左邊列出現(xiàn)態(tài)；右邊的頂部列出電路輸入,X,的全部組合；表格的內(nèi)部則列出對應(yīng)不同輸入組合和現(xiàn)態(tài)下的次態(tài) 及輸出,Z,該表,讀作,：,處于狀態(tài),y,的同步時序電路，當(dāng)輸入為,X,時，在時鐘脈沖作用下，電路進入次態(tài) 且輸出為,Z,。

如：某時序電路有一個輸入,X,，一個輸出,Z,，兩個狀態(tài)變量,y2,和,y1,電路輸入的全部組合共有兩個（“,0”,和“,1”,）電路的全部狀態(tài)共有四個，即,,,y2 y1 = 00,（記為,A,）,,,y2 y1 = 01,（記為,B,）,,,y2 y1 = 10,（記為,C,）,,,y2 y1 = 11,（記為,D,）,,并且該電路的狀態(tài)表如前頁所示從狀態(tài)表中可知：若電路的初始狀態(tài)為,A,，當(dāng)輸入,X = 1,時，在時鐘脈沖的作用下，電路將進入次態(tài),C,，且輸出,Z = 1,若輸入,X,又由,1,變?yōu)?0,，則在時鐘脈沖到來時，電路的次態(tài)變?yōu)?B,，且輸出,Z,為,1,進一步討論14,,,若電路的輸入序列為：,X,：,1 0 1 0 0 1 1 0,初態(tài)為,A,則與每,,個輸入信號對應(yīng)的狀態(tài)轉(zhuǎn)換及輸出響應(yīng)序列如下：,,時鐘脈沖：,1 2 3 4 5 6 7 8,,輸入序列,X,：,1 0 1 0 0 1 1 0,,狀態(tài)轉(zhuǎn),y,：,A C B A D A C D,,換序列 ：,C B A D A C D A,,,輸出響應(yīng)序列,Z,：,1 1 0 0 0 1 0 0,,注：,,,電路的現(xiàn)態(tài)和次態(tài)是針對某一時刻而言的，且該時刻的次態(tài),,即為下一時刻的現(xiàn)態(tài)。

若電路的初態(tài)不同，則盡管輸入序列相同，狀態(tài)轉(zhuǎn)換序列和,,輸出響應(yīng)序列也將不同15,,現(xiàn)態(tài),次態(tài),輸出,,輸出,x,,,y,,,z,,,且讀作：處于狀態(tài),y,的同步時序電路，輸出為,Z,；當(dāng)輸入為,X,時，在時鐘脈沖作用下，電路進入 （次態(tài)）注：,Moore,型電路的當(dāng)前輸出由現(xiàn)態(tài)確定②,Moore,型電路狀態(tài)表,,,由于,Moore,型電路的輸出僅與現(xiàn)態(tài)有關(guān)即不論輸入如何變化，對一個給定的現(xiàn)態(tài)，總有相同的輸出故將輸出單獨作為一列其狀態(tài)表格式如下,：,16,,,如：,某,Moore,型電路的狀態(tài)表如右所示：,,當(dāng)電路處于Ａ態(tài)時，電路輸出為０；若Ｘ,= 1,（輸入），則在脈沖到來時，電路進入狀態(tài)Ｂ，此時，電路的輸出為１；若Ｘ＝１則電路將進入Ｃ狀態(tài)此時電路的輸出（在Ｃ狀態(tài)）為０現(xiàn)態(tài),y,次態(tài),,輸出,,X=0,X=1,,A,C,B,0,B,B,C,1,C,B,A,0,設(shè)電路的初態(tài)為Ｂ，輸入序列為：,Ｘ：０１１０００１１,則與每個輸入信號對應(yīng)的狀態(tài)轉(zhuǎn)換和輸出響應(yīng)序列如下：,,,時鐘脈沖： １?。病。场。础。怠。丁。贰。?,輸入序列Ｘ： ０?。薄。薄。啊。啊。啊。薄。?,,y,：,,Ｂ,Ｂ?。谩。痢。谩。隆。隆。? 狀態(tài)轉(zhuǎn)換,,： Ｂ?。谩。痢。谩。隆。隆。谩。? 序列,,輸出序列Ｚ： １?。薄。啊。啊。啊。薄。薄。?,結(jié)論：,,,只要給定狀態(tài)表及電路的初始狀態(tài)，便可求出在輸入序列作用下電路的輸出響應(yīng)序列和狀態(tài)轉(zhuǎn)換序列。

初始狀態(tài),17,,２．狀態(tài)圖（狀態(tài)轉(zhuǎn)換圖）,,,它是,用圖形對時序電路進行描述,是,一種,反映,同,,步時序電路,狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系,,的有向圖,在圖中可見狀態(tài)的轉(zhuǎn)換方向和條件也可,,分為：,,Mealy,型,,Moore,型,,兩種18,,,每一個狀態(tài)用一個圓圈來代表，圈內(nèi)用字母或數(shù)字表示該狀態(tài)的名稱，用還箭頭的直線或弧線表示狀態(tài)轉(zhuǎn)換關(guān)系，并將引起這一轉(zhuǎn)換的輸入條件,X,以及在該輸入和現(xiàn)態(tài)下的相應(yīng)輸出標注在有向線段的旁邊，,箭頭的起點表示現(xiàn)態(tài)，終點表示次態(tài),如：,,,,①,Mealy,型狀態(tài)圖,，其形式如下所示：,,,,,,,,,x/z,輸入條件 輸出,現(xiàn)態(tài) 次態(tài),A,B,D,C,,,,0/0,0/0,1/0,1/0,0/1,1/1,1/1,0/1,某,MEALY,型電路的狀態(tài)圖,由左圖可知：若電路處于狀態(tài),B,，則當(dāng)輸入,X = 1,時，電路輸出,Z = 0,19,,②,Moore,型狀態(tài)圖,,,與,Mealy,型類似，圖中用圓圈表示電路的狀態(tài)，連接圓圈的有向線段表示狀態(tài)的轉(zhuǎn)換關(guān)系，引起狀態(tài)轉(zhuǎn)換的輸入條件,X,標注在有向線段旁邊，但,電路的輸出標注在狀態(tài)圈內(nèi)。

如下所示：,,,,,x,,,,,,,,,,,,,,,,,,,現(xiàn)態(tài) 次態(tài),,,Moore,型狀態(tài)圖形式,輸出,20,,如：,某,Moore,型狀態(tài)圖為,,,,,,,,,從狀態(tài)圖可看出，當(dāng)電路處于,A,時，電路輸出為,0,，此時,,若輸入為,0,，則電路將由,A,狀態(tài)轉(zhuǎn)換到狀態(tài),C,，且新的輸出值,,為,0,；若輸入為,1,，則電路狀態(tài)將由,A,轉(zhuǎn)換至,B,，且新的輸出,,值為,1,結(jié)論：,,,用,狀態(tài)圖描述同步時序電路的邏輯功能直觀、形象,它與狀態(tài)表一樣，,是分析和設(shè)計同步時序電路的重要工具,A/0,C/0,B/1,1,0,1,0,1,0,21,,同一時序電路的狀態(tài)圖與狀態(tài)表可相互轉(zhuǎn)換,如：,狀態(tài)圖與狀態(tài)表的轉(zhuǎn)換關(guān)系,,,,現(xiàn),,態(tài),次態(tài),/,輸出,,,x=0,X=1,A,B/1,C/0,B,B/0,A/1,C,A/0,C/0,A,C,B,0/1,1/1,0/0,1/0,0/0,1/0,,22,,,輸出方程,激勵方程組,,,狀態(tài),方程組,,1.,邏輯方程組,,例：,下面通過實例來討論時序電路邏輯功能的四種表達方法23,,狀態(tài)轉(zhuǎn)換真值表,1,0,0,0,1,0,0,0,1,1,0,0,0,0,0,0,0,0,Y,A,0,1,0,1,0,0,0,1,1,1,0,0,0,1,0,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,輸出方程,狀態(tài),方程組,(1),根據(jù)方程組列出,狀態(tài)轉(zhuǎn)換真值表,24,,（,2,）將,狀態(tài)轉(zhuǎn)換真值表,轉(zhuǎn)換為狀態(tài)表,0 1 / 0,0 0/ 1,1 1,1 1 / 0,0 0 / 1,1 0,1 0 / 0,0 0 / 0,0 0,0 1 / 0,0 0/ 1,0 1,狀態(tài)表,A=,1,A=,0,,,狀態(tài)轉(zhuǎn)換真值表,0,1,0,1,0,0,0,1,1,1,0,0,0,1,0,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,1,0,0,0,1,0,0,0,1,1,0,0,0,0,0,0,0,0,Y,A,25,,狀態(tài)表,0 1 / 0,0 0/ 1,1 1,1 1 / 0,0 0 / 1,1 0,1 0 / 0,0 0 / 0,0 0,0 1 / 0,0 0/ 1,0 1,A=,1,A=,0,,,0/0,1/0,0/1,1/0,0/1,1/0,0/1,1/0,(3),根據(jù)狀態(tài)表畫出狀態(tài)圖,狀態(tài)圖,26,,（,4,）,根據(jù)狀態(tài)表畫出,時序圖（,波形圖,）,,時序邏輯電路的四種描述方式是可以相互轉(zhuǎn)換的。

狀態(tài)表,0 1 / 0,0 0/ 1,1 1,1 1 / 0,0 0 / 1,1 0,1 0 / 0,0 0 / 0,0 0,0 1 / 0,0 0/ 1,0 1,A=,1,A=,0,,,波形圖,從波形圖可以看出,:,輸出,Y,不受時鐘脈沖的影響27,,6.2,時序邏輯電路的分析,6.2.1,,分析同步時序邏輯電路的一般步驟,6.2.2,同步時序邏輯電路分析舉例,28,,時序邏輯電路分析的任務(wù)：,,分析時序邏輯電路在輸入信號的作用下，其狀態(tài)和輸出信號變化的規(guī)律，進而確定電路的邏輯功能6.2,時序邏輯電路的分析,,,時序電路的邏輯功能是由其狀態(tài)和輸出信號的變化的規(guī)律呈現(xiàn)出來的所以,,,分析過程主要是列出電路狀態(tài)表或畫出狀態(tài)圖、工作波形圖分析過程的主要表現(xiàn)形式,:,29,,6.2.1,,分析同步時序邏輯電路的一般步驟,:,1.,了解電路的組成；,,電路的輸入、輸出信號、觸發(fā)器的類型等４,.,確定電路的邏輯功能,3.,列出狀態(tài)轉(zhuǎn)換表或畫出狀態(tài)圖和波形圖,；,,2.,根據(jù)給定的時序電路圖,,,寫出下列各邏輯方程式：,(,１,),輸出方程；,,(,２,),各觸發(fā)器的激勵方程,;,,,,（,3,）狀態(tài)方程,:,,將每個觸發(fā)器的驅(qū)動方程代入其特性方程得狀態(tài)方程。

30,,例,1,,試分析如圖所示時序電路的邏輯功能6.2.2,同步時序邏輯電路分析舉例,電路是由兩個,T,觸發(fā)器組成的同步時序電路,解：,(1),了解電路組成31,,(2,),根據(jù)電路列出三個方程組,激勵方程組,:,,T,0,=A,,T,1,=AQ,0,,輸出方程組,:,,,,Y=AQ,1,Q,0,,,將激勵方程組代入,T,觸發(fā)器的特性方程得,狀態(tài)方程組,:,32,,(3),根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表,,Y =A Q,1,Q,0,0 0 / 1,1 1 / 0,1 1,1 1 / 0,1 0 / 0,1 0,1 0 / 0,0 1 / 0,0 1,0 1 / 0,0 0 / 0,0 0,A=,1,A=,0,,狀態(tài)表,33,,(4),畫出狀態(tài)圖,0 0 / 1,1 1 / 0,1 1,1 1 / 0,1 0 / 0,1 0,1 0 / 0,0 1 / 0,0 1,0 1 / 0,0 0 / 0,0 0,A=,1,A=,0,,34,,0 0 / 1,1 1 / 0,1 1,1 1 / 0,1 0 / 0,1 0,1 0 / 0,0 1 / 0,0 1,0 1 / 0,0 0 / 0,0 0,A=,1,A=,0,,(5),畫出時序圖,若輸入,A,存在較大噪聲，這可能錯誤地觸發(fā)進位操作。

如果刪除電路圖中,A,和與門,G2,輸入之間的連線，將電路轉(zhuǎn)換為穆爾型，使輸出信號僅取決于電路的狀態(tài)，其變化始終與時鐘同步，而輸入信號,A,影響電路狀態(tài)的時間僅限于,CP,脈沖上升沿前后的瞬間，從而提高電路的抗干擾性能35,,(6),邏輯功能分析,觀察狀態(tài)圖和時序圖可知，電路是一個由信號,A,控制的可控二進制計數(shù)器,當(dāng),A=,0,時停止計數(shù)，電路狀態(tài)保持不變；,,當(dāng),A,=1,時，在,CP,上升沿到來后電路狀態(tài)值加,1,，一旦計數(shù)到,,11,狀態(tài)，,Y,輸出,1,，且電路狀態(tài)將在下一個,CP,上升沿回到,00,輸出信號,Y,的下降沿可用于觸發(fā)進位操作該電路也是,序列信號檢測器,用來檢測同步脈沖信號序列,A,中,1,的個數(shù)，一旦檢測到四個,1,狀態(tài)（這四個,1,狀態(tài)可以不連續(xù)），電路則輸出高電平36,,例,2,,試分析如圖所示時序電路的邏輯功能電路是由兩個,JK,觸發(fā)器組成的莫爾型同步時序電路,解：,(1),了解電路組成J,2,=K,2,=X,?,Q,1,,J,1,=K,1,=1,Y=Q,2,Q,1,,(2),寫出下列各邏輯方程式：,輸出方程,:,激勵方程,:,37,,J,2,=K,2,=X,?,Q,1,,J,1,=K,1,=1,將激勵方程代入,JK,觸發(fā)器的特性方程得,狀態(tài)方程,:,整理得：,FF,2,FF,1,38,,(3),列出其狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和波形圖,Y=Q,2,Q,1,,1 1,1 0,0 1,0 0,X=1,X=0,狀態(tài)轉(zhuǎn)換表,1 0 / 1,0 0 / 1,0 1 / 0,1 1 / 0,0 0 / 0,1 0 / 0,1 1 / 0,0 1 / 0,39,,狀態(tài)圖,,1 0 / 1,0 0 / 1,1 1,0 1 / 0,1 1 / 0,1 0,0 0 / 0,1 0 / 0,0 1,1 1 / 0,0 1 / 0,0 0,X=1,X=0,,,畫出狀態(tài)圖,40,,根據(jù)狀態(tài)轉(zhuǎn)換表，畫出,波形圖,。

1,1 0,0 0,1 1,0,0 1,1 1,1 0,0,0 0,1 0,0 1,0,1 1,0 1,0 0,A=,1,A=,0,Z,,,1,,,0,0,,,1,1,,,1,0,,,0,1,,,1,0,,,1,1,,,0,Q,2,Q,1,41,,X=0,時,電路功能：,可逆計數(shù)器,,X=1,時,Y,可理解為進位或借位端電路進行加,1,計數(shù),電路進行減,1,計數(shù) ４,),確定電路的邏輯功能,.,42,,例,3,,分析下圖所示的同步時序電路激勵方程組,輸出方程組,,Z,0,=Q,0,Z,1,=Q,1,Z,2,=Q,2,解：,（,1,）根據(jù)電路列出邏輯方程組,:,43,,得狀態(tài)方程,（,2,）列出其狀態(tài)表,將激勵方程代入,D,觸發(fā)器的特性方程得,狀態(tài)方程：,1 1 0,1 1 1,1 0 0,1 1 0,0 1 0,1 0 1,0 0 1,1 0 0,1 1 0,0 1 1,1 0 0,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,,,狀態(tài)表,44,,（,3,）畫出狀態(tài)圖,,,1 1 0,1 1 1,1 0 0,1 1 0,0 1 0,1 0 1,0 0 1,1 0 0,1 1 0,0 1 1,1 0 0,0 1 0,0 1 0,0 0 1,0 0 1,0 0 0,,,狀態(tài)表,狀態(tài)圖,45,,（,4,） 畫出時序圖,46,,由狀態(tài)圖可見，電路的有效狀態(tài)是三位循環(huán)碼。

從時序圖可看出，電路正常工作時，各觸發(fā)器的,Q,端輪流出現(xiàn),,一個寬度為一個,CP,周期脈沖信號,,,循環(huán)周期為,3,T,CP,電路的功能為,脈沖分配器,或,節(jié)拍脈沖產(chǎn)生器,5,）邏輯功能分析,47,,6.3,同步時序邏輯電路的設(shè)計,6.3.1,設(shè)計同步時序邏輯電路的一般步驟,6.3.2,同步時序邏輯電路設(shè)計舉例,48,,6.3,同步時序邏輯電路的設(shè)計,,同步時序邏輯電路的設(shè)計是分析的逆過程,,,其任務(wù)是根據(jù)實際邏輯問題的要求，設(shè)計出能實現(xiàn)給定邏輯功能的電路6.3.1,設(shè)計同步時序邏輯電路的一般步驟,同步時序電路的設(shè)計過程：,若給定的電路比較典型，則可跳過其中的一些步驟，即,2,、,3,步驟是可省的已為最簡狀態(tài)或狀態(tài)編碼方案已給定時）,49,,,直接從設(shè)計要求的文字描述得到的狀態(tài)圖稱為,原始狀態(tài)圖建立原始狀態(tài)圖的過程，就是對設(shè)計要求進行分析的過程狀,,態(tài)圖用圖形的形式反映了同步時序電路的邏輯特性，這一步是,,極其重要的，它是時序電路設(shè)計的基礎(chǔ)若建立的原始狀態(tài)圖,,不能正確反映設(shè)計要求，則整個設(shè)計工作都將建立在錯誤的基,,礎(chǔ)上，導(dǎo)致的最后結(jié)果也將是錯誤的原始狀態(tài)圖不一定是最簡單的，主要著眼于,正確性,，不能漏,,掉一個狀態(tài)，至于所設(shè)定的狀態(tài)是否多余，則不必過多考慮。

下面對以上的具體步驟分別加以具體的討論一、根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表,50,,1.,分析命題，確定電路的輸入個數(shù)與輸出個數(shù)，并用字母表示之2.,確定電路中有多少個輸入信息需要記憶，并對每個需要記憶的輸入信息用一個狀態(tài)來表示,（該狀態(tài)可用字母或數(shù)字表示）3.,從假定的一個初態(tài)開始，每加入一個輸入信號，就用其次態(tài)“記憶”下來，并標出相應(yīng)的輸出值該次態(tài)可能是現(xiàn)態(tài)，也可能是已設(shè)定的另一個狀態(tài)，或者為新增加的狀態(tài)該過程一直繼續(xù)下去，直到每一個現(xiàn)態(tài)向次態(tài)的轉(zhuǎn)換均被考慮，且不再出現(xiàn)新的狀態(tài)為止建立原始狀態(tài)圖的過程大致如下,：,下面舉例來說明如何建立原始狀態(tài)圖51,,例,1.,,某序列檢測器有一個輸入端,x,與一個輸出端,z,，從,x,輸入的一組按時間順序排列的串行二進制碼，當(dāng)輸入序列出現(xiàn),101,時，輸出,z,＝,1,，否則為,0,，試作出該序列檢測器的,Mealy,型和,Moore,型的狀態(tài)圖和狀態(tài)表解：,根據(jù)題意，可得該電路的框圖如下所示，,,,,,且該電路的典型輸入輸出波形如下：,,,,,序列檢測器,x,時鐘,,,,1,,2,,3,,4,,5,,6,,時鐘：,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,X,：,,,1,,1,,0,,1,,0,,1,,,,,,,,,,,,,,,,,Z,：,,,0,,0,,0,,1,,0,,1,,,z,52,,,若該序列檢測器為,Mealy,型電路，則其設(shè)計步驟如下：,,,1.,根據(jù)所要檢測的序列決定各個狀態(tài),,因該電路的功能為檢測,101,序列，故一旦輸入序列中出,,現(xiàn)了,1,便要記下來；接著再看輸入是否為,0,；若是，則也記下,,來；記住,10,后，再最后看輸入是否為,1,，若是，則輸出,1,。

即,,電路必須記住,1,，,10,和,101,這,3,種輸入情況，且將這三種輸入,,情況與電路的一個狀態(tài)相對應(yīng)若設(shè)電路的初態(tài)為,S0,，用,S1,表示收到了輸入為,1,時的電路,,狀態(tài)；,S2,表示收到,10,時的電路狀態(tài)；,S3,表示收到,101,時電路,,的狀態(tài)，則有四個狀態(tài)，如下圖：,,,,,,S0,S1,S2,S3,圖,a,53,,,,,,,,,S3,S0,S1,S2,1/1,0/0,1/0,圖,b,,2.,確定主干狀態(tài)的轉(zhuǎn)移及輸出,,上面已確定電路的主干狀態(tài)為,S1,，,S2,和,S3,，電路的初始狀態(tài)為,S0,若第一個輸入為,1,，則可能是檢測序列,101,的第一個數(shù)碼，輸出為,0,，狀態(tài)從,S0,轉(zhuǎn)移到,S1,，表示電路已收到檢測序列的第一個數(shù)碼；若第二個輸入為,0,，則輸出為,0,，狀態(tài)從,S1,轉(zhuǎn)到,S2,，表示已收到,10,序列；如果第三個輸入為,1,，則輸出應(yīng)為,1,（因為此時電路已經(jīng)收到,101,序列，狀態(tài)從,S2,轉(zhuǎn)至,S3,，如上圖,b,：,54,,,,,,,,,S3,S2,S1,S0,0/0,0/0,1/1,0/0,0/0,1/0,1/0,1/0,3.,進一步完善原始狀態(tài)圖,,由于該電路只有一個輸入變量，故從每個現(xiàn)態(tài)出發(fā)，可能有兩個轉(zhuǎn)移方向，故須對圖,b,完善。

當(dāng)電路處于,S0,時，若輸入為,0,，則輸出為,0,，且電路保持原態(tài)因從,0,開始輸入序列不是要檢測的序列）當(dāng)電路處于,S1,時，若輸入為,1,，則輸出為,0,，且狀態(tài)保持不,,變因為它可能是又一個,101,序列的開始）,,當(dāng)電路處于,S2,時，若輸入為,0,，則輸出為,0,，且狀態(tài)轉(zhuǎn)移至,S0,，以便重新開始檢測當(dāng)電路處于,S3,時，若輸入為,1,，則可能是又一個,101,序列的開始，因此電路應(yīng)從狀態(tài),S3,轉(zhuǎn)移到,S1,，若輸入為,0,，則應(yīng)從,S3,轉(zhuǎn)移至,S2,（注,:,不是轉(zhuǎn)移至,S0,），,因為此時的,0,可能為,101,的序列中的,0,，故完整的原始狀態(tài)圖見圖,c,所示圖,c,55,,,,,,次態(tài),/,輸出,,,X=0,X=1,S0,S0/0,S1/0,S1,S2/0,S1/0,S2,S0/0,S3/1,S3,S2/0,S1/0,,,,,S3,S2,S1,S0,0/0,0/0,1/1,0/0,0/0,1/0,1/0,1/0,現(xiàn)態(tài),由狀態(tài)圖可以方便地作出狀態(tài)表如下：,56,,,,,,若按,Moore,型電路設(shè)計，其過程與,Mealy,型的相似設(shè)初態(tài)為,S0,，由于,Moore,型電路的輸出僅與現(xiàn)態(tài)有關(guān)，故輸出標在圈內(nèi)，詳見下圖所示：,,,,,S3/1,S2/0,S1/0,S0/0,0,0,1,0,0,1,1,1,,次態(tài),,,,X=0,X=1,,S0,S0,S1,0,S1,S2,S1,0,S2,S0,S3,0,S3,S2,S1,1,狀態(tài)圖,狀態(tài)表,現(xiàn)態(tài),輸出,57,,例,2.,,某一引爆電路的框圖如圖,a,所示，圖中的,x,為一啟動開關(guān)。

當(dāng),x=1,時，在四個時鐘脈沖的作用下，使電路的輸出為,z=1,以此觸發(fā)炸藥包的爆炸其輸入,/,輸出之間的關(guān)系如圖,b,所示試作出該引爆電路的狀態(tài)圖及狀態(tài)表x,CP,z,CP,,,,,,,,,,,,,,,,,,,,,,,,x,,,0,,1,,1,,1,,1,,,,,,,,,,,,,z,,,,,,,,,,,,圖,a,圖,b,引爆電路,58,,,,,解：,根據(jù)題意，設(shè)電路的初態(tài)為,S0,，因電路需記憶住,4,個連續(xù)的,1,信號，故需增設(shè)狀態(tài),S1,S2,和,S3,，用其分別表示電路收到的,1,個,1,，,2,個,1,和,3,個,1,的狀態(tài)當(dāng)收到第四個,1,時，便輸出一個脈沖（,Z,＝,1,），使炸藥爆炸，故電路的最后一個狀態(tài)可用任意狀態(tài),d,表示由題意可知，一旦引爆序列開始（即,x=1,），則要繼續(xù)下去，不能中斷（即,x,≠,0,），直到,z=1,（引爆） 為止，故引爆電路的狀態(tài)圖如下：,,,,,,狀態(tài)圖,d,S3,S2,S1,S0,1/0,1/0,0/0,1/0,1/1,59,,,由狀態(tài)圖可得狀態(tài)表如下所示：由于電路處于狀態(tài),S1,，,,S2,和,S3,時，不允許輸入為,0,，因此狀態(tài)表中當(dāng),x=0,時，次態(tài)及,,輸出都不能出現(xiàn)，可當(dāng)作任意項處理。

次態(tài),/,輸出,,,X=0,X=1,S0,S0/0,S1/0,S1,d/d,S2/0,S2,d/d,S3/0,S3,d/d,d/1,現(xiàn)態(tài),注：,存在,d,的狀態(tài)表稱為,不完全確定狀態(tài)表,（因表中含有不確定的狀態(tài)或輸出），其所描述的電路叫做不完全確定電路，否則（即無,d,項）稱為,完全確定狀態(tài)表一般狀態(tài)圖中不一定要求標,d,項，對不可能出現(xiàn)的情況是隱含的即在狀態(tài)圖中凡是沒有表示的情況都是不可能出現(xiàn)的60,,從狀態(tài)表中消去多余的狀態(tài)，得到一個狀態(tài)數(shù)比原來的要,,少的狀態(tài)表，稱為,狀態(tài)簡化狀態(tài)簡化的實質(zhì)是尋找最小化的狀態(tài)表最小化狀態(tài)表包,,含的狀態(tài)數(shù)目最少，它與原始的狀態(tài)表相比，雖代表的內(nèi)部結(jié),,構(gòu)不同的電路，但均具有相同的邏輯特性，也即：對于任意的,,輸入，他們對應(yīng)的輸出總是一樣的狀態(tài)化簡有,觀察法,和,隱含表法,兩種由于完全確定狀態(tài)表與不完全確定狀態(tài)表的簡化方法不同，故在此分別加以討論,二、,狀態(tài)化簡（求出最簡狀態(tài)圖和最簡狀態(tài)表）,61,,,,,1.,完全確定狀態(tài)表的簡化,,,是基于等效狀態(tài)的基礎(chǔ)上的，即,利用狀態(tài)與狀態(tài)間的等效關(guān)系來進行狀態(tài)簡化1,）狀態(tài)等效,,,是指在完全確定的狀態(tài)表中，如,對所有可能的輸入序列，分別從某兩個狀態(tài)（假設(shè)為,S1,與,S2,）出發(fā)，所得到的輸出序列都相同，則說這兩個狀態(tài)（,S1,與,S2,）等效。

記做（,S1,，,S2,），此時,S1,與,S2,可以合并為一個狀態(tài)，完全確定狀態(tài)表的簡化是根據(jù)這一原則進行的62,,,,,,可以根據(jù)狀態(tài)表中所列出的輸入各種組合下的次態(tài)和輸出來判斷某兩個狀態(tài)是否等效設(shè),S1,和,S2,為完全確定的狀態(tài)表中的兩個現(xiàn)態(tài)，則,S1,和,S2,等效的條件,可歸納,為,在輸入的各種取值組合下：,,1,）它們的輸出完全相同2,）它們的次態(tài)滿足下列條件之一：,,次態(tài)相同,,次態(tài)交錯,,次態(tài)循環(huán),,次態(tài)對等效,,次態(tài),/,輸出,,,X=0,X=1,S1,S3/1,S2/0,S2,S4/1,S1/0,S3,S1/1,S3/0,S4,S2/1,S3/0,現(xiàn)態(tài),,,,S4,S3,,S2,S1,,63,,,其中，,次態(tài)交錯,是指在某種輸入取值下，,S1,的次態(tài)為,S2,，,,而,S2,的次態(tài)為,S1,次態(tài)循環(huán),是指在次態(tài)之間的關(guān)系構(gòu)成閉環(huán)如,S1,和,S2,在某種輸入取值下的次態(tài)為,S3,與,S4,，而,S3,與,S4,在某種,,輸入取值下的次態(tài)又是,S1,與,S2,，則,S1,與,S3,，,S2,與,S4,次態(tài)循,,環(huán)次態(tài)對等效,是指,S1,與,S2,的次態(tài)滿足以上狀態(tài)等效的條件。

2,）等效關(guān)系的傳遞性,,,若,S1,與,S2,等效，,S2,與,S3,等效，則,S1,與,S3,等,,效，記作（,S1,，,S2,），（,S2,，,S3,）→（,S1,，,S3,）,,,（,3,）等效類,,,若干個相互等效的狀態(tài)，組成一個等效狀態(tài)類，簡稱,等效,,類,即若干個狀態(tài)集合中，任何兩個狀態(tài)都相互等效，則將這,,些個狀態(tài)組成一個等效類如狀態(tài),S1,與,S2,等效，而,S1,與,S3,也等效，則狀態(tài),S1,、,S2,與,S3,,就等效其等效類為（,S1,，,S2,，,S3,），記為,,（,S1,，,S2,），（,S2,，,S3,）→（,S1,，,S2,，,S3,）,,,,,64,,,,指不被任何別的等效類所包含的等效類該處的最大，并不指含的狀態(tài)最多，而是指其獨立性，,,即使是一個狀態(tài)，只要它不被包含到別的等效類中，它就是最,,大等效類利用上述判別狀態(tài)等效的條件及狀態(tài)等效的性質(zhì)，便可,,簡化原始狀態(tài)表實際上，,原始狀態(tài)表的簡化過程就是尋找最,,大等效類，然后將各個最大等效類的所有狀態(tài)合并為一個對應(yīng),,的新狀態(tài)，,從而得到最小化的狀態(tài)表，,簡化后的狀態(tài)數(shù)即最大,,等效類的個數(shù)4,）最大等效類,65,,下面具體介紹狀態(tài)簡化的方法和步驟。

觀察法：,,是一種根據(jù)狀態(tài)等效的條件直接對原始狀態(tài)表中的各狀,,態(tài)進行觀察比較，找出等效的狀態(tài)進行合并，從而求出最簡狀,,態(tài)表的方法其,具體過程,為：,先觀察狀態(tài)表中的輸出部分，找出輸出,,完全相同的那些現(xiàn)態(tài)，再進一步觀察其次態(tài)是否相同、交錯、,,循環(huán)或者次態(tài)對等效顯然，輸出不同的兩個狀態(tài)不等效，即不能合并若兩,,個狀態(tài)輸出相同，則這兩個狀態(tài)有等效的,可能進一步觀察其,,次態(tài)是否滿足等效條件，若滿足，則這兩狀態(tài)就可合并一直,,到剩下的狀態(tài)不能再合并而得到一個最小化的狀態(tài)表為止66,,,,,該方法只適合于簡單的狀態(tài)表的化簡例如,，簡化下表所示的狀態(tài)表次態(tài),/,輸出,,,X=0,X=1,S1,S2/1,S5/0,S2,S1/1,S3/0,S3,S4/0,S5/1,S4,S3/0,S6/0,S5,S4/0,,S5/1,S6,S1/0,S6/1,,次態(tài),/,輸出,,,X=0,X=1,S1,S1/1,S3/0,S3,S4/0,S3/1,S4,S3/0,S6/0,S6,S1/0,S6/1,現(xiàn)態(tài),現(xiàn)態(tài),簡化,,,,67,,,,,解：,先觀察,S3,與,S5,由于它們在,x=0,和,x=1,時的輸出均相同，并且次態(tài)也相同，故,S3,與,S5,等效。

再看,S1,和,S2,，在所有輸入的條件下，他們的輸出也相同，且當(dāng),x=1,時，他們的次態(tài)對,S5,和,S3,是等效的；當(dāng),x=0,時，它們的次態(tài)交錯，故,S1,與,S2,也等效繼續(xù)觀察，發(fā)現(xiàn)其它狀態(tài)均不等效因此，得到等效類為,(S1,S2),，,(S3,S5),，,(S4),，,(S6),由于以上等效類不包含在任何其它等效類中，因此，等效類,(S1,S2),，,(S3,S5),，,(S4),，,(S6),即為最大等效類再將,(S1,S2),合并為一個狀態(tài),S1,，,(S3,S5),合并為一個狀態(tài),S3,，則原始狀態(tài)表中的,S2,和,S5,可以刪除，而其它狀態(tài)行中出現(xiàn)的,S2,則用,S1,代替，,S5,用,S3,代替便可得到最小化的狀態(tài)表如上頁右邊所示68,,隱含表法：,,它,是根據(jù)狀態(tài)等效條件進行系統(tǒng)比較的方法,，大致分三步,,進行1,）作隱含表，尋找等效狀態(tài)對,,,隱含表是一個正直角三角形表格：兩直角邊的小方格數(shù)分,,別等于原始狀態(tài)表中的狀態(tài)數(shù)減,1,，且左垂直方向從上到下，按,,原始狀態(tài)表中的狀態(tài)順序標注，但“缺頭”；水平方向從左到右,,也是按表的狀態(tài)順序標注，但“缺尾”如一個,4,變量,A,、,B,、,C,、,D,,的隱含表為：,,,,A,,,,,B,,,,,C,,,,,D,,,,,,A,B,C,D,,,,去頭,,去尾,,69,,,,,1,）順序比較,,,將隱含表中每個小方格對應(yīng)的狀態(tài)相對比，并且將比較結(jié)果填入表中，對照原始狀態(tài)表，每個狀態(tài)對的比較結(jié)果可能為下列三種情況之一：,,狀態(tài)對等效,在對應(yīng)的小方格中,填入√,,狀態(tài)對不等效,在對應(yīng)的小方格中,填入,×,,狀態(tài)對是否等效取決于其次態(tài),將,次態(tài)對填入,小方格,通過對隱含表中所有狀態(tài)對的比較，來確定它們之間是否等效。

比較分為：,順序比較,－－,將隱含表中每個小格對應(yīng)的狀態(tài)對相比；,關(guān)聯(lián)比較,－－,通過確定隱含表中所填次態(tài)對是否等效來確定原狀態(tài)對是否等效70,,,,,2,）關(guān)聯(lián)比較,,,進一步確定所填的次態(tài)對是否等效，并以此來確定原狀態(tài)對是否等效（它是在隱含表上進行的）若,次態(tài)對不等效,（只要有一對不等效），則原狀態(tài)對不等效，并,在小方格內(nèi)添加,/,,表示2,）尋找最大等效類,,,等效類是多個等效狀態(tài)組成的集合在該集合中，任何兩個狀態(tài)均等效不被任何別的等效類所包含的等效類稱為最大等效類即最大等效類集合中，各最大等效類沒有公共狀態(tài)3,）建立最小化狀態(tài)表,,,同屬于一個最大等效類的所有狀態(tài)，可以合并,為一個狀態(tài)最大等效類的數(shù)量就是簡化后的狀態(tài)數(shù)將每個最大等效類的狀態(tài)用一個新的狀態(tài)來代替，便得到最小化的狀態(tài)表71,,,,,,注：,,,最大等效類的集合必須覆蓋原始狀態(tài)表中的全部狀態(tài)，這樣得到的最小化狀態(tài)表才與原始狀態(tài)表等效原始狀態(tài)表的簡化過程即尋找最大等效類,，再分別將各個最大等效類合并為一個新態(tài)，從而得最小化狀態(tài)表一般講，對復(fù)雜的原始狀態(tài)表，需要將觀察法與隱含表法結(jié)合起來用，先用前者消去明顯多余的狀態(tài)，再用后者作進一步化簡。

72,,例：,簡化下表所示的狀態(tài)表（用隱含表法）,,次態(tài),/,輸出,,,X=0,X=1,A,C/0,B/1,B,F/0,A/1,C,D/0,G/0,D,D/1,E/0,E,C/0,E/1,F,D/0,G/0,G,C/1,D/0,,,,,次態(tài),/,輸出,,,X=0,X=1,a,b/0,a/1,b,c/0,d/0,c,c/1,a/0,d,b/1,c/0,現(xiàn)態(tài),現(xiàn)態(tài),73,,解：,（,1,）先作隱含表，并找出等效狀態(tài)對,B,CF,,,,,,C,×,×,,,,,D,×,×,×,,,,E,BE,CFAE,×,×,,,F,×,×,√,×,×,,G,×,×,×,CDED,×,×,,A,B,C,D,E,F,,,,,次態(tài),/,輸出,,,X=0,X=1,A,C/0,B/1,B,F/0,A/1,C,D/0,G/0,D,D/1,E/0,E,C/0,E/1,F,D/0,G/0,G,C/1,D/0,現(xiàn)態(tài),74,,,,,對照原始狀態(tài)表，先進行順序比較知：,C,與,F,是等效的A,與,B,等效取決于,C,與,F,是否等效，,……,由隱含表再進行關(guān)聯(lián)比較，知,C,與,F,是等效的，故,A,與,B,等效而,,√,,故,B,、,E,等效，,A,、,E,也等效。

又因為,C,、,D,不等效，故,D,、,G,不等效，在相應(yīng)的格中標以,/,因此得等效狀態(tài)對是：,(A,B),，,(A,E),，,(B,E),，,(C,F),,（,2,）再確定最大等效類,,,根據(jù)等效關(guān)系的傳遞性，等效對,(A,B),，,(A,E),，,(B,E),可構(gòu)成等效類為,(A,B,E),故全部最大等效類為：,(A,B,E),，,(C,F),，,(D),，,(G),,AE,→,BE,→,CF,循環(huán),（,3,）最后建立最小化狀態(tài)表,,,將最大等效類（,A,，,B,，,E,）合并為一個狀態(tài),a,，（,C,，,F,）合并為,b,，（,D,）和（,G,）分別用,c,和,d,表示，則可得到最小化狀態(tài)表,（,見原始表的右邊,）,75,,,,,2.,不完全確定狀態(tài)表的簡化,,,它化簡的步驟與前面介紹的完全確定狀態(tài)表的類似，但是因為其中的部分狀態(tài)和輸出值不確定（任意項），所以不能用狀態(tài)等效的概念，只能用,狀態(tài)相容,的概念來進行化簡其幾個基本概念為：,,,（,1,）狀態(tài)相容,,,假如所設(shè)置的兩個狀態(tài)，對于所有可能的,有效輸入序列,（從電路的某個狀態(tài)出發(fā)，除最后一個次態(tài)外，總有確定的次態(tài)，該輸入序列稱為有效輸入序列），他們相應(yīng)的輸出序列（除了出現(xiàn)任意項的那些外）是相同的，則該兩個狀態(tài)相容，即可以合并為一個狀態(tài)。

不完全確定狀態(tài)表的簡化就是根據(jù)這一原則進行的76,,,,,對一個不完全確定狀態(tài)表，,兩個狀態(tài)相容的條件,可歸納為：,,1.,在所有可能的輸入條件下，輸出相同，或者其中一個（或兩個）輸出為任意項2.,在所有可能的輸入條件下，次態(tài)滿足下列條件之一：,,,a.,次態(tài)相同,b.,次態(tài)交錯,c.,次態(tài)循環(huán),,,d.,次態(tài)對中有一個或兩個為不確定的狀態(tài),d,,e.,次態(tài)對相容,（,2,）相容類,,,若干個相容狀態(tài)的集合稱為相容類且該集合中所有狀態(tài)之間都分別是兩兩相容的如相容類（,S1,，,S2,，,S3,）中，,S1,與,S2,相容，,S2,與,S3,相容，,S1,與,S3,也相容注：相容無傳遞性3,）最大相容類,,,是指不包含在任何其他相容類中的相容類在最大相容類的集合中，各最大相容類可能有公共狀態(tài)77,,,將原始狀態(tài)表中的所有狀態(tài)以點的形式均勻地標在一個圓周上，然后將所有相容的狀態(tài)用線段連接起來凡所有頂點之間都有連線的狀態(tài)就構(gòu)成一個最大相容類以下分別為,3,、,4,、,5,個狀態(tài)的最大相容類合并圖熟悉這些典型的狀態(tài)合并圖的結(jié)構(gòu)后，就很容易從合并圖中找出各種最大的相容類來S2,S3,S2,S4,S2,S3,S1,S1,S1,圖,a,S3,S4,S5,圖,b,圖,c,（,4,）狀態(tài)合并圖,,,它,是用來從相容對中快速尋找最大相容類的工具圖。

其作法為：,78,,,,,,,與完全確定狀態(tài)表一樣，不完全確定狀態(tài)表的簡化方法也有：,,,觀察法,,隱含表法,,,1.,作隱含表，尋找相容對2.,借助狀態(tài)合并圖，確定最大相容類3.,作最小化狀態(tài)表（選擇一個相容類集合）且每種方法的步驟也與完全確定狀態(tài)表的簡化一樣在此，只詳細介紹最后一步：,作最小化狀態(tài)表,作最小化狀態(tài)表即,選擇一個相容類（包括最大相容類）集合，將每個相容類的狀態(tài)用一個新的狀態(tài)來,代替，以得到一個新的狀態(tài)表該狀態(tài)表,即為最小化狀態(tài)表,它與原先的狀態(tài)表所表示的邏輯功能應(yīng)相同79,,,,,故要求,選擇的相容類集合必須滿足覆蓋、閉合和最小三個條件覆蓋：,是指所選的相容類（包括最大相容類）集合中，包含了原狀態(tài)表中的全部狀態(tài)，即：原狀態(tài)表中任何一個狀態(tài)至少包含在一個所選的相容類中閉合：,是指在一個相容類（包括最大相容類）集合中，任一相容類的所有次態(tài)均必須屬于該集合中的一個相容類（不能有一些屬于一個，而一些又屬于另一個相容類）最?。?指滿足覆蓋的相容類（包括最大相容類）的數(shù)目最少同時滿足覆蓋、閉合、最小這三個條件的相容類（包括最大相容類）集合稱為,最小閉覆蓋,80,,,,,下面舉例說明。

例：,用隱含表法簡化下表所示的狀態(tài)表次態(tài),/,輸出,,,X=0,X=1,A,D/d,A/d,B,E/0,A/d,C,D/0,B/d,D,C/d,C/d,E,C/1,B/D,,,次態(tài),/,輸出,,,X=0,X=1,a,b/0,a/d,b,a/1,a/d,現(xiàn)態(tài),現(xiàn)態(tài),最小化狀態(tài)表,81,,,,,解：,1.,先作出隱含表，并找出相容狀態(tài)對B,DE,,,,C,AB,DEAB,,,D,ACCD,CEAC,BC,,E,CDAB,×,×,BC,,A,B,C,D,,,,,,,,B,A,C,D,E,,,狀態(tài)合并圖,,,從上隱含表中可以找到如下相容狀態(tài)對：,,(A,B),，,(A,C),，,(A,D),，,(A,E),，,(B,C),，,(C,D),，,(D,E),,2.,再確定最大相容類,,通過作出狀態(tài)合并圖來確定，見右所示從狀態(tài)合并圖中可確定出最大相容類為：,,,(A,B,C),，,(A,C,D),，,(A,D,E),,次態(tài),/,輸出,,,X=0,X=1,A,D/d,A/d,B,E/0,A/d,C,D/0,B/d,D,C/d,C/d,E,C/1,B/D,現(xiàn)態(tài),82,,,,,3.,最后作最小化狀態(tài)表,,,滿足覆蓋的相容類集合可有下列幾種組合：,,,(A,B,C),，,(A,C,D),，,(A,D,E),,(1),閉合,,,(A,B,C),，,(D,E),,(2),閉合,,,(B,C),，,(A,D,E),,(3),不閉合,,若選（,1,），則用,閉合表一,來檢驗其閉合情況，顯然滿足閉合條件，再選（,2,），則用,閉合表二,來檢驗其閉合情況，也滿足閉合條件。

閉合,,,X=0,X=1,A B C,D E,A B,A C D,D C,A B C,A D E,D C,A B C,,閉合,,,X=0,X=1,A B C,D E,A B,D E,C,B C,最大相容類,相容類,閉合表二,閉合表一,83,,,,,最小閉覆蓋檢測步驟：,,1.,先要求覆蓋,,2.,再用閉合表檢查是否閉合,,3.,最后確定最小,由此可知，相容類（,A,，,B,，,C,），（,D,，,E,）構(gòu)成,最小閉覆蓋若將狀態(tài),A,、,B,、,C,用,a,表示，狀態(tài),D,、,E,用,b,表示，則可得,,簡化表,（見原狀態(tài)表右側(cè)）現(xiàn)態(tài),次態(tài),/,輸出,,,X=0,X=1,a,b/0,a/d,b,a/1,a/d,最小化狀態(tài)表,84,,結(jié)論：,,在選取閉覆蓋相容類集合時，并不要求全部由,,最大相容類組成（即不要求每個相容類都是最大,,的）有時不選擇最大相容類集合，而選擇相容類集,,合反倒可以得到最簡結(jié)果注：不完全確定狀態(tài)表的最小化狀態(tài)表不是唯一的85,,三、狀態(tài)編碼,（狀態(tài)分配）,,,將狀態(tài)表中用字母或數(shù)字表示的狀態(tài)以一組二進制代碼,,來代替，就稱為,狀態(tài)編碼,或者,狀態(tài)賦值,狀態(tài)分配,則是根據(jù)最小化狀態(tài)表的狀態(tài)數(shù)，確定觸發(fā)器,,的個數(shù)，指定每個狀態(tài)的二進制編碼。

狀態(tài)編碼的任務(wù)主要,,解決兩個問題,:,,1.,確定最小化狀態(tài)表中每個狀態(tài)的二進制代碼位數(shù),.,即確,,定電路中觸發(fā)器的個數(shù)2.,確定二進制編碼的分配方案，即哪個狀態(tài)分配哪個代,,碼由前面可知，狀態(tài)是由觸發(fā)器的狀態(tài)變量（,y1….yr,）,,的各種取值組合來表示的r,個觸發(fā)器能表示的狀態(tài)數(shù)為,,個，,故各狀態(tài)的二進制代碼,的位數(shù)就等于觸發(fā)器的位數(shù),,（個數(shù)）86,,,,,假設(shè)最小化狀態(tài)表的狀態(tài)數(shù)為,m,，則每個狀態(tài)所需的二進制代碼的位數(shù)為,r,（即觸發(fā)器的個數(shù)）應(yīng)滿足下列關(guān)系：,,或,,r,應(yīng)取滿足上式關(guān)系的最小整數(shù)即,,故已知電路的狀態(tài)數(shù)便可由上式求出狀態(tài)需分配的二進制代碼的位數(shù)如，某狀態(tài)表中有,8,個狀態(tài)，則 ，,,即每個狀態(tài)可用,3,位二進制代碼表示以上解決了第一個問題，如何解決第二個問題呢？,二進制代碼的位數(shù)確定后，可以有許多種的狀態(tài)分配方案采用同樣數(shù)量的觸發(fā)器，若選用的狀態(tài)編碼不同，將導(dǎo)致所設(shè)計的電路復(fù)雜度不同如用,2,位代碼對四個狀態(tài)進行編碼，則方案可達,24,種（,4,的全排列為,4,?。?24,）要想得到較簡單的電路，必須選擇一個最佳的分配方案，若對所有方案一一進行比較顯然不合適。

目前，還不能準確的估計采用那種狀態(tài)分配方案更有利于獲得最簡單的電路結(jié)構(gòu)2,r,-1,<,M,≤2,r,,87,,,,,規(guī)則,1,,同一輸入下的相同次態(tài)所對應(yīng)的現(xiàn)態(tài)應(yīng)給予相鄰的編碼,,規(guī)則,2,,同一現(xiàn)態(tài)在相鄰輸入下的不同次態(tài)應(yīng)給予相鄰的編碼,,規(guī)則,3,,在所有輸入條件下，輸出完全相同的現(xiàn)態(tài)應(yīng)給予相鄰的編碼,,規(guī)則,4,,出現(xiàn)次數(shù)最多的狀態(tài)分配邏輯,0,,,一般，對前三個規(guī)則應(yīng)盡量滿足，但當(dāng)出現(xiàn)不能同時滿足時，應(yīng)從前到后依次考慮注：,對于某些狀態(tài)表，滿足前面所給定的分配規(guī)則的,分配方案不一定是唯一的,，設(shè)計者可以任選一種從理論上講，有可能找到一種確定最佳狀態(tài)編碼的算法，然而至今尚未獲得滿意而又實用的結(jié)果現(xiàn)在在工程上采用的方法雖不能說是最佳，也接近最佳，有一定的實用價值這是人們對編碼理論的研究和實踐的總結(jié)，其,狀態(tài)編碼規(guī)則,如下：對于狀態(tài)表中,88,,例：,對下表進行狀態(tài)編碼,,,,,X=0,X=1,A,E/,0,B/,0,B,A/,1,D/1,C,E/,0,A/,0,D,A/,0,B/,1,E,D/,0,C/,0,,,,,,,,X=0,X=1,000,001/0,110/0,110,000/1,010/1,100,001/0,000/0,010,000/0,110/1,001,010/0,100/0,狀態(tài)表,二進制狀態(tài)表,y,,,,,89,,,,,解：,1.,先確定二進制的位數(shù),,,由表中可知狀態(tài)數(shù)為,m,＝,5,，故所需的二進制代碼的位數(shù)為,r,為,3,，在此用,y,3,y,2,y,1,表示。

2.,再確定狀態(tài)編碼的分配方案,,,根據(jù)規(guī)則,1,，狀態(tài),A,與,C,，,B,與,D,，,A,與,D,均應(yīng)分配相鄰的二進制代碼；根據(jù)規(guī)則,2,，狀態(tài),E,與,B,，,A,與,D,，,E,與,A,，,A,與,B,，,D,與,C,均應(yīng)分配相鄰的二進制代碼；根據(jù)規(guī)則,3,，狀態(tài),A,與,C,，,A,與,E,，,C,與,E,均應(yīng)分配相鄰的二進制代碼；根據(jù)規(guī)則,4,，狀態(tài),A,應(yīng)分配邏輯,0,00,01,11,10,0,A,D,B,C,1,E,,,,,,,y3,y2,y1,A:,0,0,0,B:,1,1,0,C:,1,0,0,D:,0,1,0,E:,0,0,1,該圖的狀態(tài)編碼為：,由以上可得,A,、,B,、,C,、,D,的狀態(tài)分配情況為：,將各狀態(tài)的二進制代碼帶入已知狀態(tài)表中，便可得 該表的,二進制狀態(tài)表,，如原表右側(cè)所示90,,,,,采用不同類型的觸發(fā)器作為存儲電路，將影響所設(shè)計電路的繁簡程度選擇哪種觸發(fā)器可以從電路結(jié)構(gòu),簡單、邏輯功能靈活和價格低廉等方面來考慮下面先介紹各種,觸發(fā)器的激勵表,觸發(fā)器的激勵表，,是把觸發(fā)器的現(xiàn)態(tài)和次態(tài)作自變量，而將觸發(fā)器的輸入（或激勵）作為因變量的一種真值表,也即，,觸發(fā)器的激勵表說明了從現(xiàn)態(tài)轉(zhuǎn)移到某種次態(tài)時，對輸入條件的要求。

四、選定觸發(fā)器，求出電路的激勵方程和輸出方程,注：,各觸發(fā)器的激勵表是由各觸發(fā)器的特性表得來的參見第,5,章,47,頁始的,PPT,下面列出了四種觸發(fā)器的激勵表：,91,,,,,,,R,S,0,0,d,0,0,1,0,1,1,0,1,0,1,1,0,d,,,J,K,0,0,0,d,0,1,1,d,1,0,d,1,1,1,d,0,,,T,0,0,0,0,1,1,1,0,1,1,1,0,,,D,0,0,0,0,1,1,1,0,0,1,1,1,,R-S,觸發(fā)器激勵表,D,觸發(fā)器激勵表,J-K,觸發(fā)器激勵表,T,觸發(fā)器激。